核电子学基础（2）答案-中国大学慕课
1 数制与编码
单元测试
1、将二进制数1011转换为十进制数是
A、11
B、12
C、13
D、14
2、将二进制数101001转换为十六进制数是
A、27
B、28
C、29
D、30
3、二进制码1010的格雷码为
A、1111
B、1110
C、1100
D、1000
4、二进制码的最高位与格雷码的最高位相同
5、20的8421BCD码是01000
作业
1、请写出十进制、二进制、十六进制和八进制的英文全称
2、数制间的转换作业见教材题1.1、题1.4（3）、题1.5（4）、题1.6（2）、题1.8（3）、题1.9（2）
2 逻辑代数基础
单元测试
1、已知函数![]()
的最小项表达式为（）
A、![]()
B、![]()
C、![]()
D、![]()
2、某最小项表达式为![]()
，最大项表达式
![]()
A、0,5,6
B、0,4,5,6,7
C、0,5,6,7
D、4,5,6,7
3、化简式![]()
A、![]()
B、![]()
C、![]()
D、![]()
4、标准与-或式又称为最大项之和表达式，即函数式中每一个或均为最大项
5、常用逻辑函数化简的方法有代数法和卡诺图法
第二章 逻辑代数基础基础作业
1、用卡诺图化简成最简与或表达式：![]()
2、题2.2（2、4） 题2.3（b） 题2.4（b） 题2.5（1） 题2.6（a） 题2.7（a） 题2.10（3、4） 题2.12（6、8） 题2.13（2、6、7） 题2.14（c） 题2.15（2、4） 题2.16（1、3、5、7、8） 题2.17（1、2、3） 题2.18（c） 题2.20（1、4） 题2.21（2、3） 题2.26（1、2）
3 门电路
单元测试
1、逻辑门电路的重要参数有（）
A、功耗
B、噪声干扰
C、延迟状态
D、输入情况
2、晶体管在数字电路中通常工作为（）
A、放大区，截止区
B、放大区，饱和区
C、饱和区，截止区
D、放大区
3、在漏极开路门电路中，输出上拉电阻值的大小对逻辑门无影响
4、两个三态门的输出端可以无条件的并联在一起
3 门电路作业
1、哪些逻辑门的输出端可以并联起来使用？
2、请下载并翻译任一种门电路芯片的数据手册，注意观察门电路的功能及各种参数。请从以下芯片型号中选择：非门（74HC04、CD4007、CD4069、CD4502）、与非门（74HC00、74HC10、74HC20、74HC30、CD4001、CD4012、CD4022、CD4068、CD4501）、或非门（74HC02、CD4000、CD4001、CD4002、CD4025、CD4085、CD4086、）、与门（74HC08、CD4073、CD4081、CD4082、）、或门（74HC32、CD4071、CD4072、CD4075） 请同学们在选择芯片的时候尽量彼此之间减少重复，翻译请提交英文原文以及翻译后的word文档。如翻译同一型号的芯片，可选择不同厂家的资料进行翻译，如翻译后的文档内容重复较多，所有雷同的文档均视为未提交作业
3 实验一、门电路的测试
1、实验指导见附件
3 实验一的实验报告提交
1、请按照实验报告的要求完成实验报告并提交实验报告
3 实验一在实验课时所做的工作和体会
1、实验课上课期间自己完成的主要工作和心得体会
4 组合逻辑电路
单元测试
1、优先编码器CD4532的输入端EI=0，I1=I2=I5=1，其余输入端均为0，其输出Y2Y1Y0=（）
A、000
B、101
C、100
D、001
2、某存储器中用5位二进制译码器寻址，最多可以找到（）个存储单元
A、5
B、8
C、16
D、32
3、用加法器将余3码A3A2A1A0转换为8421BCD码，只需要用A3A2A1A0加（）就可以实现转换
A、0011
B、1010
C、1101
D、0001
4、组合逻辑电路的特点是，其输出状态在任何时刻只决定于同一时刻的输入状态
5、任何一个电路中都会存在竞争冒险现象。
4 组合逻辑电路作业-3
1、半加器和全加器有什么区别？
4 组合逻辑电路作业-1
1、请看教材第200页（P200） 题4.1、题4.3、题4.5、题4.6、题4.9 题4.9略有难度，请认真读题
4 组合逻辑电路作业-2
1、教材第203页（P203） 题4.12、题4.14、题4.20、题4.21、题4.22、题4.32
前面几章综合测试-1
1、（2DE）16=（ ）2
2、（101001）8421BCD=（ ）10
3、（4A.BD）16=（ ）10
4、273.69）10=（ ）2，小数部分要求保留4位有效数字
5、（10111001011.0110111）2=（ ）16
6、求函数的反函数Y=A(B+C')'+A'D
7、用公式法化简：Y=AC+B'C+BD'+CD'+A(B+C')+A'BCD'+AB'DE
8、用卡诺图法将逻辑函数化简为最简与或式：Y=AB'C'D'+A'B+A'B'D'+BC'+BCD
9、化简逻辑函数为最简与或式：F(A,B,C,D)=m0+m1+m8+m9（约束条件为：m10+m11+m12+m13+m14+m15=0）
10、已知函数式为：Y=ABC+ABD+BCD+ACD，列出函数的真值表
11、将函数式化为与非-与非形式：Y=AB'+A'BD+CD'
12、将逻辑函数式化为最小项之和的形式：Y=（（A'B）'C）'
13、用数据选择器设计三人表决电路，在表决一般问题时以多数同意为通过，在表决重要问题时必须一致同意才通过。
14、用译码器设计数值比较电路，比较两个二进制数A(a1,a0)、B(b1,b0)，要求能分别给出A-B≥2、B-A≥2和|A-B|＜2的输出信号。
综合测试-1提交答案
1、测试题目见附件
综合测试-1提交答案
1、题目见附件
4 组合逻辑电路 实验完成情况总结
1、实验完成情况心得体会
4 组合逻辑电路 实验报告
1、实验报告
5 触发器
单元测试
1、为保证用或非门构成的基本SR锁存器始终工作于定义状态，输入信号不允许S＝（），R=（）。
A、0 1
B、1 0
C、0 0
D、1 1
2、为保证使能端E高电平有效的D锁存器置1，应使E=（），D=（）
A、0 1
B、1 0
C、1 1
D、0 0
3、某边沿JK触发器，要想使得在有效沿时，触发器的状态发生翻转，则应使JK=（）
A、11
B、10
C、01
D、00
4、锁存器是一种对脉冲电平敏感的双稳态电路，具有0和1两个稳定状态，一旦状态被确定，就能自行保持。
5、触发器能够记忆一位二值信号。
5 触发器 作业1
1、触发器是如何实现记忆的功能？
2、教材第250页（P250） 题5.1 题5.3
5 触发器 作业2
1、教材第250页（P250） 题5.4 题5.5 题5.6
5 触发器 作业3
1、教材第255页（P255） 题5.17 题5.19 题5.20 题5.21 题5.25
5 触发器 作业4
1、翻译74HC573的数据手册
5 实验三完成情况总结
1、总结
5 实验三实验报告提交
1、实验报告
6 时序逻辑电路
单元测试
1、设计一个10进制计数器最少需要（）个触发器
A、4
B、5
C、6
D、10
2、状态方程是由（）代入特性方程里得到的
A、输出方程
B、时钟方程
C、激励方程
D、次态方程
3、与 同步技术器相比，异步计数器的优点是（）
A、计数容量比较大
B、时钟速度快
C、结构往往比较简单
D、输入比较简单
4、有些时序电路要求必须从指定的初始状态开始工作，而不允许从任何其他状态启动。这时，应利用触发器的直接置0、置1功能，在开始工作后将电路置为有效状态。
5、移位寄存器只能实现“串入串出”，不能实现“串入并出”
6 时序逻辑电路作业
1、同步时序逻辑电路与异步时序逻辑电路的区别在哪里？
6 时序逻辑电路作业 1
1、教材第341页： 题6.1、题6.2、题6.3、题6.5
6 时序逻辑电路作业 2
1、教材第347页 题6.29 题6.31 题6.33
6 时序逻辑电路作业 3
1、教材第343页 题6.11 题6.13 题6.19 题6.23
7 脉冲波形的产生和整形
单元测试
1、下列（）电路可以产生连续不断的脉冲
A、多谐振荡器
B、单稳态触发器
C、触发器
D、施密特触发器
2、多谐振荡器有（）个稳态
A、1
B、2
C、3
D、0
3、一个施密特触发能够（）
A、产生连续的脉冲
B、产生单脉冲
C、将矩形波转换为三角波
D、将三角波转换为矩形波
4、单稳态触发器可以分为可重复触发单稳态触发器和不可重复触发单稳态触发器。
5、多谐振荡器的振荡频率不能通过改变电阻或电容改变。
7 脉冲波形的产生和整形作业3
1、555定时器可以构成哪些电路？
7 脉冲波形的产生和整形作业1
1、教材第383页 题7.3 题7.11
7 脉冲波形的产生和整形作业2
1、教材第386页 题7.20 题7.21 题7.23 题7.25 题7.27
7 Altium designer作业1
1、教材345页题6.23的原理图，请用Altium designer画出，工程文件打包上传
7 Altium designer作业2
1、计数器原理图及封装
7 实验四试验情况总结
1、实验心得体会
7 实验四实验报告提交
1、实验报告
8 数/模和模/数转换
综合考试试题第1套
1、详见附件
2、是否承诺此次考试的过程中诚实守信，不作弊，请回答是或者否
综合考试试题第2套
1、详见附件
请自行测试
1、提交测试
期末考试试题
1、见附件
综合测试-1
综合测试01
1、见附件
单元测试
1、将二进制数1011转换为十进制数是
A、11
B、12
C、13
D、14
2、将二进制数101001转换为十六进制数是
A、27
B、28
C、29
D、30
3、二进制码1010的格雷码为
A、1111
B、1110
C、1100
D、1000
4、二进制码的最高位与格雷码的最高位相同
5、20的8421BCD码是01000
作业
1、请写出十进制、二进制、十六进制和八进制的英文全称
2、数制间的转换作业见教材题1.1、题1.4（3）、题1.5（4）、题1.6（2）、题1.8（3）、题1.9（2）
2 逻辑代数基础
单元测试
1、已知函数
A、
B、
C、
D、
2、某最小项表达式为
A、0,5,6
B、0,4,5,6,7
C、0,5,6,7
D、4,5,6,7
3、化简式
A、
B、
C、
D、
4、标准与-或式又称为最大项之和表达式，即函数式中每一个或均为最大项
5、常用逻辑函数化简的方法有代数法和卡诺图法
第二章 逻辑代数基础基础作业
1、用卡诺图化简成最简与或表达式：
2、题2.2（2、4） 题2.3（b） 题2.4（b） 题2.5（1） 题2.6（a） 题2.7（a） 题2.10（3、4） 题2.12（6、8） 题2.13（2、6、7） 题2.14（c） 题2.15（2、4） 题2.16（1、3、5、7、8） 题2.17（1、2、3） 题2.18（c） 题2.20（1、4） 题2.21（2、3） 题2.26（1、2）
3 门电路
单元测试
1、逻辑门电路的重要参数有（）
A、功耗
B、噪声干扰
C、延迟状态
D、输入情况
2、晶体管在数字电路中通常工作为（）
A、放大区，截止区
B、放大区，饱和区
C、饱和区，截止区
D、放大区
3、在漏极开路门电路中，输出上拉电阻值的大小对逻辑门无影响
4、两个三态门的输出端可以无条件的并联在一起
3 门电路作业
1、哪些逻辑门的输出端可以并联起来使用？
2、请下载并翻译任一种门电路芯片的数据手册，注意观察门电路的功能及各种参数。请从以下芯片型号中选择：非门（74HC04、CD4007、CD4069、CD4502）、与非门（74HC00、74HC10、74HC20、74HC30、CD4001、CD4012、CD4022、CD4068、CD4501）、或非门（74HC02、CD4000、CD4001、CD4002、CD4025、CD4085、CD4086、）、与门（74HC08、CD4073、CD4081、CD4082、）、或门（74HC32、CD4071、CD4072、CD4075） 请同学们在选择芯片的时候尽量彼此之间减少重复，翻译请提交英文原文以及翻译后的word文档。如翻译同一型号的芯片，可选择不同厂家的资料进行翻译，如翻译后的文档内容重复较多，所有雷同的文档均视为未提交作业
3 实验一、门电路的测试
1、实验指导见附件
3 实验一的实验报告提交
1、请按照实验报告的要求完成实验报告并提交实验报告
3 实验一在实验课时所做的工作和体会
1、实验课上课期间自己完成的主要工作和心得体会
4 组合逻辑电路
单元测试
1、优先编码器CD4532的输入端EI=0，I1=I2=I5=1，其余输入端均为0，其输出Y2Y1Y0=（）
A、000
B、101
C、100
D、001
2、某存储器中用5位二进制译码器寻址，最多可以找到（）个存储单元
A、5
B、8
C、16
D、32
3、用加法器将余3码A3A2A1A0转换为8421BCD码，只需要用A3A2A1A0加（）就可以实现转换
A、0011
B、1010
C、1101
D、0001
4、组合逻辑电路的特点是，其输出状态在任何时刻只决定于同一时刻的输入状态
5、任何一个电路中都会存在竞争冒险现象。
4 组合逻辑电路作业-3
1、半加器和全加器有什么区别？
4 组合逻辑电路作业-1
1、请看教材第200页（P200） 题4.1、题4.3、题4.5、题4.6、题4.9 题4.9略有难度，请认真读题
4 组合逻辑电路作业-2
1、教材第203页（P203） 题4.12、题4.14、题4.20、题4.21、题4.22、题4.32
前面几章综合测试-1
1、（2DE）16=（ ）2
2、（101001）8421BCD=（ ）10
3、（4A.BD）16=（ ）10
4、273.69）10=（ ）2，小数部分要求保留4位有效数字
5、（10111001011.0110111）2=（ ）16
6、求函数的反函数Y=A(B+C')'+A'D
7、用公式法化简：Y=AC+B'C+BD'+CD'+A(B+C')+A'BCD'+AB'DE
8、用卡诺图法将逻辑函数化简为最简与或式：Y=AB'C'D'+A'B+A'B'D'+BC'+BCD
9、化简逻辑函数为最简与或式：F(A,B,C,D)=m0+m1+m8+m9（约束条件为：m10+m11+m12+m13+m14+m15=0）
10、已知函数式为：Y=ABC+ABD+BCD+ACD，列出函数的真值表
11、将函数式化为与非-与非形式：Y=AB'+A'BD+CD'
12、将逻辑函数式化为最小项之和的形式：Y=（（A'B）'C）'
13、用数据选择器设计三人表决电路，在表决一般问题时以多数同意为通过，在表决重要问题时必须一致同意才通过。
14、用译码器设计数值比较电路，比较两个二进制数A(a1,a0)、B(b1,b0)，要求能分别给出A-B≥2、B-A≥2和|A-B|＜2的输出信号。
综合测试-1提交答案
1、测试题目见附件
综合测试-1提交答案
1、题目见附件
4 组合逻辑电路 实验完成情况总结
1、实验完成情况心得体会
4 组合逻辑电路 实验报告
1、实验报告
5 触发器
单元测试
1、为保证用或非门构成的基本SR锁存器始终工作于定义状态，输入信号不允许S＝（），R=（）。
A、0 1
B、1 0
C、0 0
D、1 1
2、为保证使能端E高电平有效的D锁存器置1，应使E=（），D=（）
A、0 1
B、1 0
C、1 1
D、0 0
3、某边沿JK触发器，要想使得在有效沿时，触发器的状态发生翻转，则应使JK=（）
A、11
B、10
C、01
D、00
4、锁存器是一种对脉冲电平敏感的双稳态电路，具有0和1两个稳定状态，一旦状态被确定，就能自行保持。
5、触发器能够记忆一位二值信号。
5 触发器 作业1
1、触发器是如何实现记忆的功能？
2、教材第250页（P250） 题5.1 题5.3
5 触发器 作业2
1、教材第250页（P250） 题5.4 题5.5 题5.6
5 触发器 作业3
1、教材第255页（P255） 题5.17 题5.19 题5.20 题5.21 题5.25
5 触发器 作业4
1、翻译74HC573的数据手册
5 实验三完成情况总结
1、总结
5 实验三实验报告提交
1、实验报告
6 时序逻辑电路
单元测试
1、设计一个10进制计数器最少需要（）个触发器
A、4
B、5
C、6
D、10
2、状态方程是由（）代入特性方程里得到的
A、输出方程
B、时钟方程
C、激励方程
D、次态方程
3、与 同步技术器相比，异步计数器的优点是（）
A、计数容量比较大
B、时钟速度快
C、结构往往比较简单
D、输入比较简单
4、有些时序电路要求必须从指定的初始状态开始工作，而不允许从任何其他状态启动。这时，应利用触发器的直接置0、置1功能，在开始工作后将电路置为有效状态。
5、移位寄存器只能实现“串入串出”，不能实现“串入并出”
6 时序逻辑电路作业
1、同步时序逻辑电路与异步时序逻辑电路的区别在哪里？
6 时序逻辑电路作业 1
1、教材第341页： 题6.1、题6.2、题6.3、题6.5
6 时序逻辑电路作业 2
1、教材第347页 题6.29 题6.31 题6.33
6 时序逻辑电路作业 3
1、教材第343页 题6.11 题6.13 题6.19 题6.23
7 脉冲波形的产生和整形
单元测试
1、下列（）电路可以产生连续不断的脉冲
A、多谐振荡器
B、单稳态触发器
C、触发器
D、施密特触发器
2、多谐振荡器有（）个稳态
A、1
B、2
C、3
D、0
3、一个施密特触发能够（）
A、产生连续的脉冲
B、产生单脉冲
C、将矩形波转换为三角波
D、将三角波转换为矩形波
4、单稳态触发器可以分为可重复触发单稳态触发器和不可重复触发单稳态触发器。
5、多谐振荡器的振荡频率不能通过改变电阻或电容改变。
7 脉冲波形的产生和整形作业3
1、555定时器可以构成哪些电路？
7 脉冲波形的产生和整形作业1
1、教材第383页 题7.3 题7.11
7 脉冲波形的产生和整形作业2
1、教材第386页 题7.20 题7.21 题7.23 题7.25 题7.27
7 Altium designer作业1
1、教材345页题6.23的原理图，请用Altium designer画出，工程文件打包上传
7 Altium designer作业2
1、计数器原理图及封装
7 实验四试验情况总结
1、实验心得体会
7 实验四实验报告提交
1、实验报告
8 数/模和模/数转换
综合考试试题第1套
1、详见附件
2、是否承诺此次考试的过程中诚实守信，不作弊，请回答是或者否
综合考试试题第2套
1、详见附件
请自行测试
1、提交测试
期末考试试题
1、见附件
综合测试-1
综合测试01
1、见附件